数字电路与数字逻辑2022年春学期在线作业1题目
试卷总分:100 得分:100
一、单选题 (共 10 道试题,共 30 分)
1.逻辑表达式通过逻辑变量、常量、()来描述逻辑函数的因果关系
A.逻辑运算
B.程序
C.符号
D.伪代码
2.一位8421BCD码计数器至少需要()个触发器
A.3
B.4
C.5
D.10
3.逻辑是指事物的因果关系，或者说是条件与结果的关系，这些因果关系可用（）来描述。
A.逻辑代数
B.代数
C.图
D.算法
4.如果输入变量有n个，则组合有()种输入组合。
A.n
B.2n
C.n/2
D.2的n次幂
5.多谐振荡器有（）
A.两个稳态
B.一个稳态，两个暂稳态
C.一个稳态，一个暂稳态
D.两个暂稳态
6.逻辑代数的基本运算有三种：与运算、或运算和()运算。
A.非
B.加
C.减
D.乘
E.除
7.时序逻辑电路的特点是()
A.任意时刻电路的输出仅仅取决于这一时刻的输入信号，而与其他时刻电路的输入和输出值及电路状态无关。
B.任意时刻电路的输出不但取决于这一时刻的输入信号，而且还与电路输入信号前的状态有关。
C.任意时刻电路的输出不但取决于这一时刻的输入信号，但与电路输入信号前的状态无关。
D.任意时刻电路的输出仅仅取决于输出值及电路状态，而与这一时刻的输入信号无关。
8.0 和 1 称为逻辑常量，它表示()的逻辑状态。
A.数量的大小
B.两种对立
C.两种一致
D.没有意义
9.要构成容量为4K*8的RAM，需要（）片容量为256*4的RAM
A.2
B.4
C.8
D.32
10.双稳态触发器可以作为()存储单元使用。
A.十进制
B.二进制
C.十六进制
二、多选题 (共 10 道试题,共 30 分)
11.FPGA采用了逻辑单元阵列,内部包括()部分
A.配置逻辑模块CLB
B.输出输入模块IOB
C.输出逻辑宏单元
D.内部连线
12.下列哪些属于逻辑运算（）。
A.加
B.与
C.或
D.非
13.TTL TS门（三态电路）的三种可能的输出状态是()。
A.高电平
B.低电平
C.高阻
14.时序逻辑电路按照其触发器是否有统一的时钟控制分为()
A.Mealy型
B.Moore型
C.同步时序逻辑电路
D.异步时序逻辑电路
15.逻辑代数由()构成。
A.逻辑变量集
B.逻辑常量
C.逻辑运算
16.关于ISP Expert说法正确的是（）
A.可以进行功能仿真
B.不可以进行功能仿真
C.可以进行时序仿真
D.不可以进行时序仿真
17.双积分型ADC电路由（）组成
A.反向比例积分器
B.电压比较器
C.脉冲发生器
D.控制电路
E.移位寄存器
18.在数字电路中，存在哪几种类型的电路()
A.存储电路
B.时序逻辑电路
C.内部电路
D.组合逻辑电路
19.逻辑代数有一系列的定律和规则，用它们对逻辑表达式进行处理，可以完成对电路的()。
A.化简
B.变换
C.分析
D.设计
20.为了消除电平异步时序电路中反馈回路间的临界竞争，状态编码时通常采用 ( )的方法。
A.相邻状态，相邻分配
B.次态相同，现态相邻
C.增加过渡状态
D.输出相同，现态相邻
三、判断题 (共 20 道试题,共 40 分)
21.对逻辑函数Y=A + B+ C+B 利用代入规则，令A=BC代入，得Y= BC + B+ C+B = C+B 成立。
22.由两个TTL或非门构成的基本RS触发器,当R=S=0时,触发器的状态为不定
23.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
24.方波的占空比为0.5。
25.ispEXPERT是一套完整的EDA设计软件
26.异步时序逻辑电路其存储电路中的触发器状态的变化不是在同一时钟下进行的，动作的步调是不一致的
27.组合电路不含有记忆功能的器件。
28.按照触发器的动作特点将时序逻辑电路分为Mealy型和Moore型
29.多谐振荡器有两个稳态
30.用数据选择器可实现时序逻辑电路。
31.555定时器可以构成施密特触发器
32.用4选1数据选择器不能实现3变量的逻辑函数
33.在一个无符号二进制整数的右边填上一个0，新形成的数是原数的2倍。
34.半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。
35.液晶显示器可以在完全黑暗的工作环境中使用。
36.FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的ROM进行编程
37.动态随机存取存储器不需要刷新操作和再生操作
38.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
39.分辨率是指能够对转换结果发生影响的最小输入量
40.余三循环码具有任何相邻码只有一位状态不同的特性。
