数字电子技术基础
要求:
一、 独立完成,下面已将五组题目列出,任选一组进行作答,每人只答一组题目,多答无效,100分;
二、答题步骤:
1. 使用A4纸打印学院指定答题纸(答题纸请详见附件);
2. 在答题纸上使用黑色水笔按题目要求手写作答;答题纸上全部信息要求手写,包括学号、姓名等基本信息和答题内容,请写明题型、题号;答题页数不要超过2页;
三、提交方式:请将作答完成后的整页答题纸以图片形式依次粘贴在一个Word
文档中上传(只粘贴部分内容的图片不给分),图片请保持正向、清晰;
1. 完成的作业应另存为保存类型是“Word97-2003”提交;
2. 上传文件命名为“中心-学号-姓名-科目.doc”;
3. 文件容量大小:不得超过20MB。
提示:未按要求作答题目的作业及雷同作业,成绩以0分记!
题目如下:
第一组:
一、(本题35分)
分析如图组合逻辑电路的功能,试求当0-9哪个数字信号到来时,可以使Y为高电平,即发光二极管LED亮。要求:1、写出输出Y与F1、F2;F1、F2与输入ABCD的逻辑关系式。2、列出数字0-9与译码器输出DCBA以及输出F1、F2、Y的逻辑关系表(真值表)(提示:最下方为一8421编码器集成电路)
逻辑关系表(真值表)
数字\ D C D A F1 F2 Y 灯亮\灭
0
1
2
3
4
5
6
7
8
9
二、(本题20分 )
电路如图,设触发器的初始状态为0,试求:
1、画出在CP脉冲作用下Q端的波形;
2、Q端的脉冲频率与CP脉冲频率的比值?
三、(本大题20分)
分析如图时序电路的逻辑功能,设两个触发器的初始状态均为1,求:1、写出电路的状态方程;2、填写出状态转换表;3、画出在CP脉冲作用下Z端的波形。
CP Q1 Q0 Z
0
1
2
3
4
5
四、 (本大题25分)
试分析由555定时器构成的多谐振荡器。要求:1、画出uC和uO 的波形;2、写出输出信号振荡频率的计算公式。
第二组:
一、 ( 本题20分 )
逻 辑 电 路 如 图 所 示,试答:(1)写 出 逻 辑 式,(2) 列 出 真 值 表。
二、(本题20分)
化简下列逻辑式:
三、 ( 本 题30分 )
逻 辑 电 路 如 图 所 示,各 触 发 器 的 初 始 状 态 为“0”, 已 知C 脉 冲 的 波 形。试:(1)写 出 各个触发器的驱动方程和输出F的逻辑表达式;(2)画 出 输 出 , 和F 的 波 形 图,(3)如 果C 脉 冲的 频 率为2000Hz,则 输 出F 的 频 率 是 多 少?
四、 ( 本 题30 分 )
逻辑电路图及A,B,K 和C脉冲的波形如图所示, 试回答以下问题:1、前、后级分别是什么逻辑电路?2、写出J端的逻辑式;3、设Q的初始状态为“0”,对应画出J 和Q 的波形。
第三组:
计算题
一、(本题20分)
1、证明图示电路中的两个逻辑电路具有相同的逻辑功能;2、写出改用与非门实现该逻辑电路的表达式。
二、(本题20分)
已知逻辑电路如图(a)所示,触发器初始状态为0,其输入信号见图(b),
(1)写出输出Q端的逻辑表达试;
(2)试写出输出Q端波形的特征。
三、(本题35分)
试用与非门设计一个组合逻辑电路,设有三个工作台A、B、C,要求:A工作,则C必须工作;B工作则C必须工作;C可单独工作。如不满足上述要求,则发出警报信号(A、B、C工作台工作及输出报警F均用1表示)。
(1)列出真值表
(2)写出输出报警F的逻辑表达式并化简为最简与或表达式;
(3)画出逻辑电路图。
四、(本题25分)
在图示时序逻辑电路中,已知各触发器初始状态皆为“0”。
(1)列出逻辑表;
(2)说明电路功能。
第四组:
计算题
一、(本题20分)
逻辑电路如图所示,试答: 1、写出逻辑式并转换为最简与或表达式,2、画出用“与”门及“或”门实现的逻辑图。
二、(本题25分)
试用与非门设计一个三人表决组合逻辑电路(输入为A、B、C,输出为F),要求在A有一票决定权的前提下遵照少数服从多数原则,即满足:1、A=1时,F一定等于1,2、A、B、C中有两2个以上等于1,则输出F=1。
试:(1)写出表决电路的真值表;
(2)写出表决电路的逻辑表达式并化简;
(3)画出用与非门设计的逻辑电路图。
三 、(本题30分)
已知逻辑电路图及C 脉冲波形, 试:(1)写出各触发器的驱动方程;(2)列出逻辑状态表;(3)画出输出 , 的波形(设 , 的初始状态均为“0”)。
四、(本题25分)
由555集成定时器组成的电路如图1 所示。已知电容C=100 ,输入 和输出 的波形如图2 所示。试 (1) 说明由555 集成定时器和R、C 组成的是何种触发器(单稳态、 双稳 态、 无稳态),(2) 对应输入 和输出 的波形画出电容C 的电压波形图 ,(3)求电阻R 的值。
第五组:
计算题
一、(本题30分)
逻辑电路如图所示,试答:1、写出逻辑式并化简为最简与或表达式;2、画出化简后的逻辑电路图。
二、(本题10分)
某逻辑符号如图1所示,其输入波形如图2所示,(1)画出输出F的波形;(2) 列出其状态表并写出逻辑式 。
三、(本题20分)
已知全加器的状态表如下,试答:1、分析说明能否用全加器构成一个3位表决器(少数服从多数);2、 其功能是当输入量的多数为“1” 时, 输出为“1”, 否则为“0”。对照下表说明,哪几个变量是输入(三位的表决意见),哪个变量是输出(表决结果)?
A B
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
四、(本题40分)
逻辑电路图及A,B,K 和C脉冲的波形如图所示, 试回答以下问题:1、前、后级分别是什么逻辑电路?2、写出J端的逻辑式;3、设Q的初始状态为“0”,什么时刻(从t1~t5中选择)Q开始出现“1”态(高电平);4、对应画出J 和Q 的波形。